Conjunto de instrucciones o arquitectura de conjunto de instrucciones es la estructura de la computadora que proporciona comandos a la computadora para guiar a la computadora para procesar la manipulación de datos. El conjunto de instrucciones consta de instrucciones, modos de direccionamiento, tipos de datos nativos, registros, interrupciones, manejo de excepciones y arquitectura de memoria. El conjunto de instrucciones se puede emular en el software utilizando un intérprete o integrado en el hardware del procesador. La arquitectura del conjunto de instrucciones puede considerarse como un límite entre el software y el hardware. La clasificación de microcontroladores y microprocesadores se puede realizar en base a la arquitectura del conjunto de instrucciones RISC y CISC.

Conjunto de instrucciones de procesador

El conjunto de instrucciones especifica la funcionalidad del procesador, incluidas las operaciones admitidas por el procesador, los mecanismos de almacenamiento del procesador y la forma de compilar los programas para el procesador.

¿Qué es RISC y CISC?

El RISC y CISC se pueden ampliar de la siguiente manera:

RISC representa la computadora del conjunto de instrucciones reducido y

CISC representa la computadora del conjunto de instrucciones complejo.

Arquitectura RISC (equipo de conjunto de instrucciones reducido)

La arquitectura del microcontrolador que utiliza un conjunto de instrucciones pequeño y altamente optimizado se denomina Computadora de conjunto de instrucciones reducido o simplemente RISC. También se denomina arquitectura LOAD / STORE.

A finales de la década de 1970 y principios de la de 1980, los proyectos RISC se desarrollaron principalmente en Stanford, UC-Berkley e IBM. El equipo de investigación de John Coke de IBM desarrolló RISC reduciendo el número de instrucciones necesarias para procesar cálculos más rápido que el CISC. La arquitectura RISC es más rápida y los chips necesarios para la fabricación de la arquitectura RISC también son menos costosos en comparación con la arquitectura CISC.

PCBWay

 

Características típicas de la arquitectura RISC

La técnica de canalización de RISC, ejecuta múltiples partes o etapas de instrucciones simultáneamente, de modo que cada instrucción en la CPU se optimiza. Por lo tanto, los procesadores RISC tienen un reloj por instrucción de un ciclo, y esto se denomina ejecución de un ciclo.

Optimiza el uso del registro con más registros en el RISC y puede evitarse un mayor número de interacciones dentro de la memoria.

Modos de direccionamiento simples, incluso el direccionamiento complejo se pueden realizar mediante operaciones aritméticas Y / O lógicas .

Simplifica el diseño del compilador mediante el uso de registros idénticos de propósito general, lo que permite utilizar cualquier registro en cualquier contexto.

Para un uso eficiente de los registros y la optimización de los usos de la canalización, se requiere un conjunto de instrucciones reducido.

Se reduce el número de bits utilizados para el código de operación.

En general, hay 32 o más registros en el RISC.

Ventajas de la arquitectura del procesador RISC

Debido al pequeño conjunto de instrucciones de RISC, los compiladores de lenguaje de alto nivel pueden producir código más eficiente.

RISC permite la libertad de usar el espacio en microprocesadores debido a su simplicidad.

En lugar de usar Stack, muchos procesadores RISC usan los registros para pasar argumentos y mantener las variables locales.

Las funciones RISC usan solo unos pocos parámetros, y los procesadores RISC no pueden usar las instrucciones de llamada y, por lo tanto, usan instrucciones de longitud fija que son fáciles de canalizar.

La velocidad de la operación se puede maximizar y el tiempo de ejecución se puede minimizar.

Se necesitan muy pocos formatos de instrucción (menos de cuatro), un número reducido de instrucciones (alrededor de 150) y algunos modos de direccionamiento (menos de cuatro).

Inconvenientes de la arquitectura del procesador RISC

Con el aumento en la longitud de las instrucciones, la complejidad aumenta para que los procesadores RISC se ejecuten debido a su ciclo de caracteres por instrucción.

El rendimiento de los procesadores RISC depende principalmente del compilador o programador, ya que el conocimiento del compilador juega un papel importante al convertir el código CISC en un código RISC; por tanto, la calidad del código generado depende del compilador.

Al reprogramar el código CISC a un código RISC, denominado expansión de código, aumentará el tamaño. Y, la calidad de esta expansión de código dependerá nuevamente del compilador y también del conjunto de instrucciones de la máquina.

El caché de primer nivel de los procesadores RISC también es una desventaja del RISC, en el que estos procesadores tienen grandes cachés de memoria en el propio chip. Para alimentar las instrucciones, requieren sistemas de memoria muy rápidos .

Arquitectura CISC (Computadora de conjunto de instrucciones complejas)

El objetivo principal de la arquitectura del procesador CISC es completar la tarea utilizando menos líneas de montaje. Para ello, el procesador está diseñado para ejecutar una serie de operaciones. La instrucción compleja también se denomina MULT, que opera los bancos de memoria de una computadora directamente sin hacer que el compilador realice funciones de almacenamiento y carga.

Arquitectura CISC

Arquitectura CISC

Características de la arquitectura CISC

Para simplificar la arquitectura de la computadora, CISC admite la microprogramación.

CISC tiene más instrucciones predefinidas, lo que hace que los lenguajes de alto nivel sean fáciles de diseñar e implementar.

CISC consta de menos registros y más modos de direccionamiento, generalmente de 5 a 20.

El procesador CISC tarda un tiempo de ciclo variable para la ejecución de instrucciones: ciclos de múltiples relojes.

Debido al complejo conjunto de instrucciones del CISC, la técnica de canalización es muy difícil.

CISC consta de más instrucciones, generalmente de 100 a 250.

Las instrucciones especiales se utilizan muy raramente.

Los operandos en la memoria se manipulan mediante instrucciones.

Ventajas de la arquitectura CISC

Cada instrucción en lenguaje de máquina se agrupa en una instrucción de microcódigo y se ejecuta en consecuencia, y luego se almacena incorporada en la memoria del procesador principal, lo que se denomina implementación de microcódigo.

Como la memoria del microcódigo es más rápida que la memoria principal, el conjunto de instrucciones del microcódigo se puede implementar sin una reducción considerable de la velocidad en comparación con la implementación cableada.

Se puede manejar un conjunto de instrucciones completamente nuevo modificando el diseño del microprograma.

CISC, el número de instrucciones necesarias para implementar un programa se puede reducir creando conjuntos de instrucciones enriquecidos y también se puede hacer que utilice la memoria principal lenta de manera más eficiente.

Debido al superconjunto de instrucciones que consta de todas las instrucciones anteriores, esto facilita la microcodificación.

Inconvenientes de CISC

La cantidad de tiempo que toman las diferentes instrucciones será diferente, debido a esto, el rendimiento de la máquina se ralentiza.

La complejidad del conjunto de instrucciones y el hardware del chip aumentan a medida que cada nueva versión del procesador consta de un subconjunto de generaciones anteriores.

Solo el 20% de las instrucciones existentes se utilizan en un evento de programación típico, aunque existen muchas instrucciones especializadas que ni siquiera se utilizan con frecuencia.

Los códigos condicionales son establecidos por las instrucciones CISC como un efecto secundario de cada instrucción que requiere tiempo para esta configuración y, a medida que la instrucción subsiguiente cambia los bits del código de condición, el compilador tiene que examinar los bits del código de condición antes de que esto suceda.

RISC frente a CISC

El programador puede prevenir los ciclos de desperdicio eliminando el código innecesario en el RISC, pero, mientras que el uso del código CISC conduce a ciclos de desperdicio debido a la ineficiencia del CISC.

En RISC, cada instrucción está destinada a realizar una pequeña tarea, de modo que, para realizar una tarea compleja, se utilizan varias instrucciones pequeñas juntas, mientras que solo se requieren pocas instrucciones para realizar la misma tarea utilizando CISC, ya que es capaz de realizar tareas complejas. ya que las instrucciones son similares a un código de lenguaje alto.

CISC se usa generalmente para computadoras, mientras que RISC se usa para teléfonos inteligentes, tabletas y otros dispositivos electrónicos.

La siguiente figura muestra más diferencias entre RISC y CISC

RISC frente a CISC

Por lo tanto, este artículo trata sobre las arquitecturas RISC y CISC; características de la arquitectura de los procesadores RISC y CISC; ventajas e inconvenientes de RISC y CISC, y diferencias entre las arquitecturas RISC y CISC con una breve idea. Para obtener más información sobre las arquitecturas RISC y CISC, publique sus consultas comentando a continuación.